



基于 RISC-V 指令集架构的智能卡 处理器核安全技术白皮书 (2025 年)

发布单位：中移智库

编制单位：中国移动通信研究院、中国网络安全审查认证和市场监管大数据中心、RISC-V工作委员会、北京银联金卡科技有限公司、北京中电华大电子设计有限责任公司、芯来智融半导体科技（上海）有限公司、芯昇科技有限公司、深圳市中兴微电子技术有限公司、北京开源芯片研究院

目 次

前 言	1
1 概述	2
2 技术架构	3
2.1 取指单元	3
2.2 流水线控制单元	4
2.3 执行单元	4
2.4 访存单元	4
2.5 物理内存保护	4
2.6 物理内存属性	5
2.7 总线接口单元	5
2.8 中断控制器	5
2.9 触发单元	5
2.10 调试单元	6
2.11 安全机制	6
3 安全威胁	6
3.1 信息泄露	6
3.2 故障利用	6
3.3 篡改攻击	7
3.4 逻辑攻击	7
3.5 生命周期功能滥用	7
4 安全要求	7
4.1 防攻击要求	7
4.1.1 防止信息泄露利用攻击	7
4.1.2 防止故障注入攻击	8
4.1.3 防止篡改攻击	8
4.1.4 防止逻辑攻击	8
4.1.5 防止生命周期功能滥用攻击	8
4.2 安全增强功能	9
4.2.1 内存泄露管控 (Memory Leakage Control)	10
4.2.2 状态清洗 (State Clearing)	10
4.2.3 权限分级 (Privilege Level Classification)	10
4.2.4 地址分区访问控制 (Address Partition Access Control)	10
4.2.5 存储数据保护 (Stored Data Protection)	11
4.2.6 内部状态监控 (Internal State Monitoring)	11
4.2.7 安全配置锁定 (Security Configuration Locking)	11

4.2.8 统一分支定时 (Uniform Branch Timing)	11
4.2.9 随机执行周期 (Randomized Execution Timing)	11
4.2.10 随机指令 (Random Instruction)	11
4.2.11 不可中断指令 (Uninterrupted Instruction)	12
4.2.12 寄存器保护 (Register Protection)	12
4.2.13 极性 (Polarity)	12
4.2.14 通用寄存器清除 (GPR Clearance)	12
4.2.15 系统寄存器访问控制 (System Register Access Control)	12
4.2.16 调试管控权限 (Debugging Control Authority)	12
4.2.17 乘除法统一执行周期 (Uniform Execution Timing for Multiplication and Division)	12
4.2.18 不可屏蔽中断 (Non-Maskable Interrupt)	13
5 结束语	13
缩略语列表	14
参考文献	15

前 言

当前，全球科技竞争加剧、供应链安全备受瞩目，开源特性有望成为中国构建自主可控产业链，摆脱对国外技术依赖的重要支撑。作为开源技术的代表，RISC-V（第五代精简指令集）已经构建起相应的生态系统，基于 RISC-V 架构的处理器从嵌入式软件系统到高性能计算等众多应用场景中得到了广泛应用。

处理器作为软硬件系统的核心部件，正面临着日益复杂的安全威胁，如恶意软件攻击、数据泄露、硬件漏洞利用和处理器架构攻击等。开源特性使得 RISC-V 处理器的设计透明，同时也引入了后门指令等主动攻击的威胁，对处理器的安全提出了更高的要求。

中国移动正在积极推动 RISC-V 处理器的应用，加强 RISC-V 生态的建设，希望为产业各方带来更为广阔的市场契机，也为 SIM 卡实现全国产化奠定坚实基础。本白皮书旨在明确中国移动对于智能卡 RISC-V 处理器的架构设计及安全技术要求，希望能为产业在规划设计 RISC-V 处理器相关技术、产品和解决方案时提供参考和指引。

本白皮书的版权归中国移动所有，未经授权任何单位或个人不得复制或拷贝本文档之部分或全部内容。

1 概述

缺少自主可控的处理器核是我国芯片领域亟待解决的问题，更是长期困扰我国半导体产业发展的难题。我国在十四五规划纲要中明确指出，鼓励、引导芯片技术国产化，聚焦于攻克底层基础关键技术问题。RISC-V（第五代精简指令集）作为一套开源开放且自由免费的指令集架构，为我国芯片设计提供了一条自主可控的全新技术路径，成为芯片产业变革的新引擎。随着技术的迭代升级，RISC-V 架构应用领域不断拓展，已应用于人工智能、物联网、汽车电子、航天军工、工业自动化等多个领域。据统计，目前已有超过 300 家企业基于 RISC-V 架构开展了芯片产品的研制工作。预计在未来几年内，RISC-V 芯片的出货量将以每年 50% 的速度增长，到 2030 年出货量将达到 170 亿颗，市场规模有望突破 900 亿美元。

我国正积极拥抱 RISC-V 技术，将其作为有效打破半导体领域技术封锁的核心路径，各地政府出台了相关政策，积极推动 RISC-V 架构芯片产业的发展和规模应用。2023 年，工信部指导成立 RISC-V 工作委员会，加速生态建设和商用落地。2025 年 3 月 4 日，国家网信办、工信部、科技部等八部门联合起草发布《全国 RISC-V 芯片发展指导意见》，首次将 RISC-V 纳入国家战略，《意见》旨在推动 RISC-V 生态自主可控发展，更明确提出要重视 RISC-V 架构安全性技术研究工作，加快 RISC-V 测评体系建设工作，支持企业开展 RISC-V 安全防护技术研究等。北京、上海、雄安等地也纷纷出台相关政策及措施积极推动 RISC-V 相关的产业发展行动计划，开展共性技术攻关和产业生态共建，打造具有全球影响力的重大创新策源地。

处理器作为调度中枢，是信息处理和程序运行的最终执行单元，在智能卡芯片中，处理器还需配合密码算法协处理器等专用模块共同完成运算，对外提供安全服务。与 ARM 和 x86 不同，RISC-V 的指令集完全开源，开发者可以自由扩展指令，甚至定制专属功能模块。这也导致不同 RISC-V 实现方案存在差异，安全机制的设计与实现水平参差不齐，也加剧了安全标准碎片化风险。当前，针对处理器的安全威胁已屡见不鲜，恶意软件攻击、数据泄露等风险同样波及 RISC-V 架构处理器，如近期研究人员便针对 RISC-V 处理器挖掘出寄存器端口争用、GhostWrite 等漏洞。而智能卡芯片对安全要求极高，因此明确智能卡 RISC-V 处理器的安全要求、统一安全标准体系，已成为确保其安全应用、充分释放架构潜力的核心前提。

本白皮书旨在明确中国移动对于智能卡中 RISC-V 处理器的发展方向、架构设计及安全要求，希望能够为产业界在 RISC-V 处理器相关技术研发及产品设计时提供参考。

2 技术架构

本文档针对基于 RISC-V 架构智能卡芯片中 RISC-V 处理器提出安全要求，智能卡 RISC-V 处理器是智能卡的核心功能模块，其是信息处理和程序运行的最终执行单元，也可以支撑密码算法协处理器等专用模块，共同实现智能卡的安全功能。智能卡 RISC-V 处理器内核包括总线接口单元、取指单元、流水线控制单元、执行单元、访存单元、触发单元、调试单元及物理内存保护和中断控制器等部分，一般功能结构如图 1 所示。




图1 智能卡RISC-V处理器核功能结构图

2.1 取指单元

取指单元（Instruction Fetch Unit, IFU）是 RISC-V 处理器中的一个关键模块，负责从内存中获取指令并将其传递给后续的处理阶段，取指单元（IFU）模块处于流水线的 FETCH 阶段，负责维护程序计数器（Program Counter, PC），控制取指请求，将指令数据打拍给到流水线控制单元。具体说来，取指单元（IFU）生成下一个 PC 地址，并向内存子系统发送取指请求。当内存子系统返回取指结果时，IFU 对取到的指令进行对齐，并将它们发送到指令缓冲区。在指令从内存子系统返回后，识别并预测分支指令。

2.2 流水线控制单元

流水线控制单元（Pipeline Control Unit, PCU）控制处理器的执行，主要包括指令解码（DEC），指令发布/提交（CMT）和寄存器组（MRF）等功能。指令解码将取到的指令转换为处理器可以执行的操作，然后将解码后的指令操作发送到执行单元，准备执行，将执行结果写回寄存器或内存，确保指令的执行结果被正确记录。其中 DEC 模块负责指令解码，也有非法指令异常识别，CMT 模块负责指令发射、提交写回、中断异常响应和特殊指令执行，MRF 模块负责原操作数寄存器的读取和目的寄存器的写入。

2.3 执行单元

执行单元（Execution Unit, EXU），负责指令的执行，包括基本的标量算术、逻辑、移位指令，并支持加载/存储指令的地址计算。分支指令也在 EXU 中处理。以下是 EXU 的主要特性：算术逻辑单元（ALU）用于标量操作，如算术、逻辑、移位等，位操作单元支持位操作指令（B 扩展），乘法单元（MDU）支持快速或慢速乘法，用户自定义块支持用户自定义的指令扩展，以及支持分支指令的条件计算和解析 PC。

由于在程序执行过程中，会遇到大量的分支指令（如条件跳转、子程序调用等），执行单元可通过分支预测来提前将可能执行的指令加载到指令流水线中，以减少分支指令带来的流水线停顿，提高处理器的执行效率。

2.4 访存单元

访存单元（Load-Store Unit, LSU），即加载和存储单元，负责 Load/Store 指令的执行，是 RISC-V 处理器中负责内存访问操作的关键模块。它从内存中加载数据到寄存器，以及将寄存器中的数据存储到内存。

2.5 物理内存保护

物理内存保护（Physical Memory Protection, PMP），该功能为每个硬件线程（Hart）提供机器模式控制寄存器，允许为每个物理内存区域指定物理内存访问权限（读取、写入、执行）。用户模式下的一个进程尝试访问一个没有读取权限的 PMP 区域时，将触发加载访问故障异常（Load Access Fault）；当尝试从没有执行权限的 PMP 区域中获取指令时，将触发指令访问故障异常（Instruction Access Fault）；当尝试执行访问没有读取权限的 PMP 区域中的物理地址的加载或加载预留指令时，将触发加载访问故障异常；当尝试执行访问

没有写入权限的 PMP 区域中的物理地址的存储、条件存储指令时，将触发存储访问故障异常（Store Access Fault）。

2.6 物理内存属性

一个完整系统的物理内存映射包括各种地址范围，其中一些对应于内存区域，一些对应于内存映射的控制寄存器，还有一些对应于地址空间中的空洞（Hole）。某些内存区域可能不支持读取、写入或执行操作；某些区域可能不支持子字或子块访问，在 RISC-V 系统中，每个物理地址空间区域的这些特性和能力被称为物理内存属性（Physical Memory Attribute, PMA），这些属性是底层硬件的固有特性，很少在系统运行期间发生变化。

2.7 总线接口单元

总线单元（Bus Interface Unit, BIU），其内部输入来源取指单元 IFU 和访存单元 LSU，而外部的输出总线接口（例如包括但不限于 AHB、AXI、ICB 等），用于内核取指/访存/调试请求访问 SoC 中的存储。

总线接口单元可提供如下的功能：

- 1）数据传输功能：指令和数据写、高速数据传输。
- 2）地址译码功能：地址映射与解析、片选信号生成。
- 3）时序控制功能：同步数据传输、握手信号管理。

2.8 中断控制器

RISC-V 处理器的中断包括软件中断和计时器中断的触发，以及核内局部中断控制器。中断控制器用于对中断源进行采样，优先级仲裁和分发和上报。

中断控制器实现中断的响应，能够监测系统中的各种中断信号，并按照优先级顺序分配给处理器进行处理，实现多任务处理，提高系统的可靠性和效率。

中断控制器支持每个外部输入中断的向量模式，触发类型，中断级别和中断优先级的配置，支持中断抢占，即一个中断可以被另一个更高级别的中断所中断。

2.9 触发单元

触发单元可以在不执行特殊指令的情况下引发断点异常、进入调试模式或执行跟踪操作。这在从 ROM 调试代码时非常有价值。触发器可以在特定内存地址执行指令时或在加载/存储操作中触发。访问未被触发器具体实现方案所使用的触发器 CSR（控制和状态寄存器）必须导致非法指令异常。无论当前选定的触发器类型如何，机器模式和调试模式对触

发器 CSR 的访问必须成功。当触发器指定的条件（例如，从特定地址加载）满足时，触发器匹配。当匹配的触发器执行其配置的操作时，触发器被触发。在调试模式下，触发器不会触发。

2.10 调试单元

RISC-V 调试规范为 RISC-V 处理器提供了一套标准化的调试接口和功能。调试传输硬件通过调试接口（如 JTAG）将调试主机连接到硬件平台的调试传输模块（DTM）。DTM 使用调试模块接口（DMI）提供对调试模块（DM）的访问。DM 提供对其硬件平台中 Hart 的运行控制。抽象命令提供对通用寄存器（GPRs）的访问。通过抽象命令或向程序缓冲区写入程序，可以访问其他寄存器。程序缓冲区允许调试器在 Hart 上执行任意指令。该机制也可以用于访问内存。

2.11 安全机制

安全机制是智能卡 RISC-V 处理器的核心功能，为抵抗各种安全攻击，智能卡 RISC-V 处理器在 RISC-V 处理器标准基础上扩展了安全增强功能，智能卡 RISC-V 处理器支持的安全机制包括但不限于 4.2 节的要求。

3 安全威胁

参考《GB/T 22186-2016 信息安全技术 具有中央处理器的 IC 卡芯片安全技术要求》，结合 RISC-V 处理器与片上系统的关联关系，分析 RISC-V 处理器内核的安全威胁。

3.1 信息泄露

攻击者可对智能卡 RISC-V 处理器正常使用过程中泄漏的信息加以利用，如功耗、电磁辐射、I/O 特性、运算频率、时耗等侧信道信息的变化情况都有可能造成信息的泄漏。攻击者可通过采用信号测量，得到与正在执行的操作有关的信息，进而采用信号处理和统计分析等技术来获得密钥等敏感信息。

3.2 故障利用

攻击者可通过分析智能卡 RISC-V 处理器的运行故障以获取敏感数据信息或滥用智能卡 RISC-V 处理器的安全功能。

这些故障可通过改变智能卡 RISC-V 处理器的运行环境（如温度、电压、频率等，或通过注入强光等方式）而触发，也可由于智能卡 RISC-V 处理器本身的设计缺陷而自发产

生的，这些故障可能导致智能卡 RISC-V 处理器的代码、系统数据或执行过程发生错误，使智能卡 RISC-V 处理器在故障下运行，从而导致敏感数据泄露。

3.3 篡改攻击

攻击者可利用代码恶意篡改、移植硬件木马等手段，对智能卡 RISC-V 处理器内核进行篡改。

3.4 逻辑攻击

攻击者可利用智能卡 RISC-V 处理器逻辑漏洞（各类权限控制不足）非法访问受保护的数据或诱导智能卡 RISC-V 处理器执行恶意程序。

3.5 生命周期功能滥用

攻击者可利用相关接口，尤其是测试和调试接口来获取敏感数据。这些接口在智能卡 RISC-V 处理器生命周期的过往阶段是必要的，但在现阶段是被禁止的。例如，若测试命令或调试命令在使用阶段仍可用，则可被攻击者用于显示敏感数据或执行其它功能。

4 安全要求

4.1 防攻击要求

4.1.1 防止信息泄露利用攻击

处理器应通过技术手段控制和限制信息泄露，使攻击者难以通过测量执行时间、功耗、电磁辐射的变化来获取敏感数据或指令信息，或大幅增加攻击成本。应在用户指南中明确描述防止信息泄露的实现方法，说明如何降低了泄露与处理器执行指令和操作之间的依赖关系，并提供实验结果说明分析的正确性。可参考技术包括：

- 采用统一指令周期或随机指令周期。
- 确保不同指令和数据处理过程对应的功耗无法被侧载方式攻击。
- 对处理器中传输或存储的敏感数据进行随机化与加密处理，或随机化其数据传输的顺序。
- 对关键寄存器、存储器或总线进行动态扰动。
- 针对缓存旁路攻击进行防护，避免缓存泄露的信息被利用。

4.1.2 防止故障注入攻击

处理器应提供控制和限制故障利用的方法。当暴露在非标准环境（如温度、电压、时钟频率）中，或受到激光注入、电压毛刺注入等外界干扰时，处理器执行可能产生异常结果。应提供可行的限制故障利用的方法，防止信息泄露，或使芯片进入一种安全的运行状态，如进入复位或中断。可参考技术包括：

- 支持关键寄存器备份，检测试图操纵或破坏寄存器中存储数据的攻击。
- 支持关键数据校验，使用校验编码检测异常状态，或使用纠错编码进行有限位错误纠错并报错，防范对关键数据的恶意篡改。
- 支持控制流完整性校验，防止控制流被恶意篡改，导致程序执行异常分支。

4.1.3 防止篡改攻击

处理器应提供控制和限制篡改行为的方法。当面临代码恶意篡改、硬件木马移植等篡改手段时，处理器需具备检测篡改行为、阻止篡改生效或在篡改发生后进入安全状态的能力，避免攻击者通过篡改内核功能获取敏感数据或滥用安全服务。可参考技术包括：

- 支持代码完整性校验，对关键代码段（如引导程序、内核核心模块）进行实时或周期性校验，发现篡改时触发异常并终止程序执行。
- 支持存储数据防篡改保护，对敏感数据存储区隔离，结合写保护机制（如锁定引脚、权限校验电路），防止攻击者通过外部接口或内部漏洞篡改存储内容。

4.1.4 防止逻辑攻击

处理器应提供控制和限制逻辑攻击利用的方法。当面临因权限控制不足等逻辑漏洞导致的非法访问受保护数据、诱导执行恶意程序等风险时，处理器需具备封堵逻辑漏洞、阻断攻击路径或在攻击触发时进入安全状态的能力，避免攻击者利用逻辑缺陷突破安全防护体系。可参考技术包括：

- 精细化权限管控，针对核心功能模块、敏感寄存器及内存区域的访问权限划分，严格限制不同特权模式下的操作范围。
- 支持对相关配置的锁定手段，防止对特定数据的更改。

4.1.5 防止生命周期功能滥用攻击

处理器应提供控制和限制生命周期功能滥用的方法。当面临攻击者利用测试、调试等生命周期特定接口获取敏感数据或执行未授权操作的风险时，处理器需具备屏蔽冗余接口、管控接口权限的能力。可参考技术包括：

-支持调试接口权限分级，对调试功能设置严格的鉴权机制，仅允许授权主体通过合法流程启用调试模式，未通过鉴权的调试请求直接被拒绝。

4.2 安全增强功能

为实现防攻击要求，智能卡 RISC-V 处理器应支持但不限于以下安全增强功能，安全增强功能与防攻击要求对应关系如表 1 所示。

表 1 安全增强功能与防攻击要求对应关系

安全增强功能	防攻击要求				
	防止信息泄露利用攻击	防止故障注入攻击	防止篡改攻击	防止逻辑攻击	防止生命周期功能滥用攻击
内存泄露管控				√	
状态清洗		√			
权限分级				√	
地址分区访问控制				√	
存储数据保护	√	√	√		
内部状态监控		√			
安全配置锁定			√	√	√
统一分支定时	√				
随机执行周期	√				
随机指令	√				
不可中断指令		√			
寄存器保护		√	√		
极性	√				
通用寄存器清除	√	√			
系统寄存器访问控制			√	√	
调试管控权限				√	√
乘除法统一执行周期	√				
不可屏蔽中断		√			

4.2.1 内存泄露管控（Memory Leakage Control）

处理器可通过设计硬件电路、专用指令的方式，防止缓冲区溢出、越界访问等内存漏洞，避免代码执行流被劫持。

硬件电路可实时检测内存访问，当出现越界、非法读写等可能导致内存泄露的操作时，及时产生报警并阻止操作；专用的动态内存安全检查指令可以实时拦截非法操作。

4.2.2 状态清洗（State Clearing）

处理器支持在运行过程中对某些特定的状态、寄存器或区域进行清洗，以确保敏感数据不被泄露，多周期指令不被打断，系统任务不受影响。

敏感数据包括：内核中涉及敏感信息的状态或者寄存器、不同安全级别的任务状态、异常和中断处理完成后的异常标志、恢复中断屏蔽状态等。

4.2.3 权限分级（Privilege Level Classification）

处理器应支持权限或模式分级功能，提供安全的模式转换机制，对不同权限的代码和数据进行隔离。设置模式切换规则，防止低权限代码访问高权限的资源，防止恶意代码的攻击。应至少包括机器模式和用户模式，也可以增加其它模式。典型的模式包括：

- 机器模式（Machine Mode）：具有最高权限等级。运行于机器模式下的代码应为可信代码，可以访问处理器的底层实现，提供了硬件上额外的权限管理机制。

- 用户模式（User Mode）：提供应用运行的环境，并用于应用程序间和应用程序与底层系统间的隔离。

4.2.4 地址分区访问控制（Address Partition Access Control）

处理器支持地址空间访问控制功能，防止对存储区的数据和内部敏感数据未经授权的访问，如读取或篡改。典型的如：

- 允许在机器模式下设置内存区域的访问权限（读、写、执行），支持硬件地址分区访问控制功能，通过配置对地址空间进行分区保护。

- 结合不同的权限模式，对不同地址空间的读写权限进行管理。

- 越权访问应引起访问异常，并执行异常处理程序。

硬件地址分区访问控制功能，允许在机器模式下设置内存区域的访问权限（读、写、执行），并通过配置对地址空间进行分区保护。结合不同的权限模式，对不同地址空间的读写权限进行管理。

4.2.5 存储数据保护 (Stored Data Protection)

处理器应保护用户数据的完整性，且对于存储到受保护区域的数据还应保证机密性。避免在智能卡芯片物理上分隔的不同的存储器、CPU 与其他功能模块（如密码协处理器）之间传递用户数据时，用户数据被泄露或篡改。

处理器对所处理的数据以及管理的数据，应提供必要措施能够检测数据完整性的错误。并对存储的数据进行备份管理，读取数据时进行备份值比对

4.2.6 内部状态监控 (Internal State Monitoring)

处理器应支持系统对其关键执行状态和安全状态进行监控，提供独立于处理器的通道报告安全相关异常事件。参考防护机制包括：

- 监控系统安全状态关键信息，如特权模式、中断使能。
- 监控特权模式切换情况，确保只有在符合安全策略的情况下进行模式切换。
- 监控内存访问的地址、频率和数据流向，判断是否存在异常的内存访问行为。
- 监控特定的条件检查，检查出错触发报警。

4.2.7 安全配置锁定 (Security Configuration Locking)

处理器应提供对安全相关配置的锁定手段，不允许修改。通过设置寄存器的锁定位对特定区域进行锁定控制，设置锁定位后对应的区域配置将被锁定。

4.2.8 统一分支定时 (Uniform Branch Timing)

通常情况下，对于条件分支指令，未执行的分支 (Not-Taken Branch) 所需的执行周期比执行的分支 (Taken Branch) 少。这可能会泄露额外的信息，使定时攻击和功耗攻击成为可能。统一分支定时 (Uniform Branch Timing) 确保所有条件分支，无论结果是执行还是未执行，所需的周期数保持一致。

4.2.9 随机执行周期 (Randomized Execution Timing)

随机执行周期将随机性引入处理器的指令执行流程中。通过增加随机性，可以提高安全性，使攻击者更难以发动基于时间的攻击，预测处理器的行为或利用其漏洞。

4.2.10 随机指令 (Random Instruction)

处理器可能会因各种原因遇到流水线停滞。例如，在从 SoC 获取数据时，处理器可能需要等待数据返回，这是由于总线延迟造成的。在此期间，处理器的功耗可能会因为流水

线停滞而降低。这种现象可能会泄露额外的信息，从而使得功耗攻击成为可能。处理器支持随机指令功能时，当流水线停滞时，可以自动执行随机指令，从而维持一定的功耗水平。

4.2.11 不可中断指令（Uninterrupted Instruction）

不可中断指令功能旨在确保某些多周期指令在其执行过程中不会被中断，特别是当某些微操作被执行而其他未被执行时。此功能确保在多周期指令执行期间如果有有效的中断输入，处理器核心不会被重定向到中断处理程序，直到该多周期指令被提交，即该指令的所有微操作已完成执行且目标结果已更新。

4.2.12 寄存器保护（Register Protection）

函数调用、中断/异常处理或任务切换时，正确保存和恢复寄存器的值，以确保程序执行的正确性，保护方式包括但不限于寄存器奇偶校验（Register Parity）、寄存器备份保护（Register Backup）等。

4.2.13 极性（Polarity）

处理器中传输或存储的数据可以在不同表示之间切换，这有助于掩盖处理器的功耗特征。

4.2.14 通用寄存器清除（GPR Clearance）

处理器提供了一个外部引脚，当该引脚被置位时，会在发生故障并即将导致处理器进入陷阱处理程序时，清除通用寄存器（General Purpose Register, GPR）的内容。

4.2.15 系统寄存器访问控制（System Register Access Control）

处理器提供了外部引脚，每个信号在被置位时，会阻止处理器对相应模块的系统寄存器进行写请求。

4.2.16 调试管控权限（Debugging Control Authority）

处理器提供一种机制可以控制调试模块的权限包括直接禁止调试功能或者禁用部分权限，达到分级管理和访问控制的目的。

4.2.17 乘除法统一执行周期（Uniform Execution Timing for Multiplication and Division）

处理器在乘/除法算术指令执行时，条件满足时可能会提前终止运算，但这会导致额外信息泄露，为阻断潜在的信息泄露风险，处理器在执行此类指令时须始终以固定周期数完成执行。

4.2.18 不可屏蔽中断（Non-Maskable Interrupt）

不可屏蔽中断是通过硬件级不可屏蔽中断机制强制处理器立即响应致命系统事件，确保关键异常处理不受软件屏蔽或优先级抢占影响。

5 结束语

伴随着 RISC-V 架构的创新突破和生态的持续完善，其应用已深入到社会经济的各个角落，为产业格局带来了深刻的变革。凭借 RISC-V 架构可构建自主可控的技术体系，有助于降低对国外技术的依赖，为各行各业开辟新的发展契机。中国移动正在积极响应这一趋势，逐步扩大 RISC-V 架构的应用，大力推进芯片自主可控的“国产化”进程。

安全性不仅是 RISC-V 架构得以广泛应用的前提，更是处理器竞争力的关键体现。未来，中国移动将 RISC-V 内核安全认证引入卡安全体系，同时希望携手产业链各方不断完善智能卡 RISC-V 架构安全技术标准，并将在更有力保障卡产品安全的前提下进一步扩展 RISC-V 架构 SIM 卡的应用规模，向产业持续输出更加优质的产品，更好的满足人民日益增长的美好生活需要。

缩略语列表

缩略语	英文全名	中文解释
AHB	Advanced High performance Bus	高级高性能总线
ALU	Arithmetic Logic Unit	算术逻辑单元
BIU	Bus Interface Unit	总线接口单元
CMT	Code Commit	指令提交
CPU	Central Processing Unit	中央处理器
CSR	Control State Register	控制和状态寄存器
DEC	Decode	解码
DM	Debug Module	调试模块
DTM	Debug Transfer Module	调试传输模块
EXU	Execution Unit	执行单元
GPR	General Purpose Register	通用（目的）寄存器
IC	Integrated Circuit	集成电路
IFU	Instruction Fetch Unit	取指单元
JTAG	Joint Test Action Group	联合测试工作组
LSU	Load-Store Unit	访存单元
MDU	Multiplication Division Unit	乘法单元
MRF	Memory Register Form	寄存器组
PC	Program Counter	程序计数器
PCU	Pipeline Control Unit	流水线控制单元
PMA	Physical Memory Attribute	物理内存属性
PMP	Physical Memory Protection	物理内存保护
RISC	Reduced Instruction Set Computer	精简指令集
SIM	Subscriber Identifier Module	移动网络用户身份模块
SOC	System On Chip	片上系统

参考文献

- [1] 《The RISC-V Instruction Set Manual》
- [2] 《中国移动新一代超级 SIM 芯片技术要求白皮书》
- [3] 《GB/T 22186-2016 信息安全技术 具有中央处理器的 IC 卡芯片安全技术要求》